LEDTWOCOLORS 高电平使能三态输出门电路直放站
时间：2022/11/16 16:27:42 编辑：
ledtwocolors除了可以实现线与的逻辑功能外,0d门常用来驱动发光二极管或ttl系列逻辑门电路等。
上拉电阻的计算,选择上拉电阻rp的值时要考虑多种因素。一方面,从上面分析可知,如果负载具有电容性,rp的值愈小9电容的充电时间常数亦愈小,因而开关速度愈快,但功耗也愈大。另一方面,多个od门的输出端直接连在一起,当只有一个门导通,输出为低电平,其他门均截止,输出为高电平时,负载电流将全部流向导通的0d门,这是一种最不利的情况,此时上拉电阻rp具有限制
电流的作用,其取值不能太小,应保证j。l不超过额定值rol(max)。参看图3.1.22(a),rp上的压降为ydd~%l(nax)°几个并联0d门中,对于输出高电平的驱动门,其输出nmos管截止,流过截止管的漏电流roz可以忽略,所以流过rp的电流为fol(max)-jil(total),因此rp的最小值rp(min)可按下式来确定
rp<1/ui
rdd=i0l( ax)
mlnl=jol(max)jilrtotal)
式中 ydi>ui直流电源电压;
yu(maf-驱动器件ul最大值;
jol(jl―驱动器件rol最大值;
fil--接到上拉电阻下端的全部灌电流负载的fll总值,rilota”=ui’,对于与非门负载,刀为负载门数目,对于或非门负载,l为输入端数。j止是负载闸的低电平输入电流.
图3.1.22 计算0d门上拉电阻rp的工作情况,(a)rp(ln)的工作情况 (b)rp(im)的工作情况.
当所有0d门输出车身彩条均为高电平时,参看图3.1.22(b),为使得高电平不低,流为24 maa.
3.1 mos逻辑电路
0d门电路的另一个功能是实现逻辑电平变换,例如,换为12ⅴ高电平,如图3.1.23(b)所示。
三态(tsl①)输出门电路,利用od门虽然可以实现线与的功能,但外接电阻rp的选择要受到一定的限制而不能取得太小,因此影响了工作速度。同时它省去了有源负载,使得带负载能力下降。为保持推拉式输出级的优点,又能作线与连接,人们又开发了一种三态输出门电路,它的输出除了具有一般门的两种状态,即输出高、低电平外,还具有高输出阻抗的第三状态,称为高阻态,又称为禁止态。
图3.1.24(a)所示为高电平使能的三态输出缓冲电路,其中a是输人端,u为输出端,eⅳ②是控制信号输入端,也称为使能端,图3.1,2电镀镍角4(b)是它的代表符号,~udd可将5v高电平转+5v+12v.
图3.1.24 高电平使能三态输出门电路,(a)电路图 (b)符号
当使能端且ⅴ=1时,如果△=0,则b=1,c=1,使得tx导通,同时tp截止,输出瑞乙=0;如果△=1,则b=0,c=0,使得tn截止,tp导通,输出端k=1。
当使能端eⅳ二0时,不论a的取值为何,都使得b=1,c=0,则tu和tp均截止、电路的输出端出现开路,既不是低电平,又不是高电平,这就是第三种高阻工作状态。
tsl系英文tristate logic的缩写。
系enablc的字头。<贺州/p>
深圳市唯有度科技有限公司http://wydkj.51dzw.com/
ledtwocolors除了可以实现线与的逻辑功能外,0d门常用来驱动发光二极管或ttl系列逻辑门电路等。
上拉电阻的计算,选择上拉电阻rp的值时要考虑多种因素。一方面,从上面分析可知,如果负载具有电容性,rp的值愈小9电容的充电时间常数亦愈小,因而开关速度愈快,但功耗也愈大。另一方面,多个od门的输出端直接连在一起,当只有一个门导通,输出为低电平,其他门均截止,输出为高电平时,负载电流将全部流向导通的0d门,这是一种最不利的情况,此时上拉电阻rp具有限制
电流的作用,其取值不能太小,应保证j。l不超过额定值rol(max)。参看图3.1.22(a),rp上的压降为ydd~%l(nax)°几个并联0d门中,对于输出高电平的驱动门,其输出nmos管截止,流过截止管的漏电流roz可以忽略,所以流过rp的电流为fol(max)-jil(total),因此rp的最小值rp(min)可按下式来确定
rp<1/ui
rdd=i0l( ax)
mlnl=jol(max)jilrtotal)
式中 ydi>ui直流电源电压;
yu(maf-驱动器件ul最大值;
jol(jl―驱动器件rol最大值;
fil--接到上拉电阻下端的全部灌电流负载的fll总值,rilota”=ui’,对于与非门负载,刀为负载门数目,对于或非门负载,l为输入端数。j止是负载闸的低电平输入电流.
图3.1.22 计算0d门上拉电阻rp的工作情况,(a)rp(ln)的工作情况 (b)rp(im)的工作情况.
当所有0d门输出均为高电平时,参看图3.1.22(b),为使得高电平不低,流为24 maa.
3.1 mos逻辑电路
0d门电路的另一个功能是实现逻辑电平变换,例如,换为12ⅴ高电平,如图3.1.23(b)所示。
三态(tsl①)输出门电路,利用od门虽然可以实现线与的功能光纤终端,但外接电阻rp的选择要受到一定的限制而不能取得太小,因此影响了工作速度。同时它省去了有源负载,使得带负载能力下降。为保持推拉式输出级的优点,又能作线与连接,人们又开发了一种三态输出门电路,它的输出除了具有一般门的两种状态,即输出高、低电平外,还具有高输出阻抗的第三状态,称为高阻态,又称为禁止态。
图3.1.24(a)所示为高电平使能的三态输出缓冲电路,其中a是输人端,u为输出端,eⅳ②是控制信号输入端,也称为使能端,图3.1,24(b)是它的代表符号,~udd可将5v高电平转+5v+12v.
图3.1.24 高电平使能三态输出门电路,(a)电路图 (b)符号
当使能端且ⅴ=1时,如果△=0,则b=1,c=1,使得tx导通,同时tp截止,输出瑞乙=0;如果△=1,则b=0,c=0,使得tn截止,tp导通,输出端k=1。
当使能端eⅳ二0时,不论a的取值为何,都使得b=1,c=0,则tu和tp均截止、电路的输出端出现开路,既不是低电平,又不是高电平,这就是第三种高阻工作状态。
tsl系英文tristate logic的缩写。
系enablc的字头。
深圳市唯有度科技有限公司http://wydkj.51dzw.com/